作者：Timothy Hegarty  德州仪器

系统级节电与功率预算优化是许多应用的关键。例如，数据中心运营商努力控制能耗，便携式设备设计人员力图降低流耗实现更长的电池使用寿命，而通信系统则需要降低工作温度提高稳定性。电源设计主要规范的当前着眼点是：1）在整个负载电流范围内最大限度提高效率；和 2) 根据负载需要自适应缩放输出电压。

使用电压识别 (VID) 调节输出电压是满足这些需求的方法之一。当然，在英特尔和 AMD 提供的众所周知的自适应电压缩放 (AVS) 规范基础上，VID 可编程性已经在微处理器应用的 DC/DC 内核电压稳压器中得到了广泛使用。然而，这些 VID 控制器建立在多相位降压拓扑基础之上，在特性上专门围绕超大电流需求进行了定制。

DSP、FPGA 以及 ASIC 现在具有类似的功能，可根据器件活动、电源及时钟域配置、工作模式以及工作温度，实现最大限度的功耗降低。虽然支持 VID^[1] 的数字化脉宽调制器 (PWM) 控制器解决方案可用来满足这一需求，但确实也需要对无处不在地模拟控制负载点 (POL) 稳压器进行输出电压数字化调节。在调节过程中，可轻松调整模拟电源实施（或许已经完成设计或已经通过测试台测试），满足其它方案无法实现的系统级功率预算与成本目标要求。

数字输出电压调节

鉴于上述设计目标中的优势利益，TI 现在提供一款 VID 编程器^[2]作为专用标准产品 (ATSP)。图 1 是用于补充模拟型 POL DC/DC 解决方案的 LM10011，其包含高精度数字可编程电流数模转换器 (IDAC)，支持模式可选 4 位及 6 位 VID 接口。IDAC_OUT 引脚的精确 DC 电流与 4 位或 6 位数字输入字成比例，可输入到输出稳压环路的反馈 (FB) 节点。随着输入字的累加，IDAC_OUT 电流可降低，从而可根据稳压器反馈电阻器调高输出电压设置点。FB 节点一般由模拟控制环路的误差放大器保持在恒定电压下。

图 1：常规 POL 稳压器与电流 DAC 配对，构成 6 位数字 VID 接口

该实施过程中最为重要的是 VID 解决方案与模拟 POL 稳压器设计方案的兼容性。POL 可有效部署为 DSP 的从设备。根据设计，该 IDAC 解决方案可帮助 DSP 及其它数字负载实现其全面的节电性能，降低功耗，例如在通信基础设施应用中。实际上，该款 VID 解决方案主要用于与任何 POL 稳压器一起工作，调节 KeyStone™ 多核 DSP ^[3] 等支持 VID 功能的处理器的内核电压 (VCORE)。

DSP 内核电源

图 2 是同步降压 POL 稳压器提供的、具有内核电压 CVDD 的多核 DSP 原理图。电源级包括 15A 电压模式稳压器、560nH 电感器以及陶瓷输入输出滤波器电容器^[2]。来自 DSP 的 6 位 VID 命令有助于根据 DSP 性能要求的不断变化调节输出电压 V_OUT。

图 2：使用可调节性受 VID 控制的同步降压稳压器为支持内核电压轨的多核 DSP/SoC 平台供电

根据图 2 所示的系统实施方案，具体控制方案针对 6 位 VID 使用了 4 线 (VCNTL) 接口，从而可在 VID 工作中实现更高的分辨率或精细粒度。IDAC_OUT 电流具有 59.2µA 的最大满量程范围 (VID[5:0] = 000000b = code 0)。在 6 位模式下，这可提供分辨率为 940nA 的 64 种设置以及优于 1% 的误差精度。

输出电压由 DSP 判定为电压介于 0.7V 至 1.103V 之间的电平。这相当于 V_OUT 调节分辨率为 403mV/63 或 6.4mV。压摆限制可防止输出发生突变。而 VID 的抗尖峰脉冲滤波器则可提供噪声抗扰度（实际上是在 VID 线路的转换与 IDAC_OUT 电流的后续变化之间添加一个小小的延迟）。在接收到 VID 命令之前的启动过程中，IDAC_OUT 电流可根据 R_SET 值，假设为 16 个分立电平之一。这允许 DSP 的内核电压在各种电平下上电，实现更高的系统灵活性与可靠性。

但值得注意的是具体的 DSP 可能无法支持所有的电压或范围。例如对 KeyStone I DSP 而言，预期工作范围在代码 31 和 50 之间（0.905V 至 1.020V）^[4]。图 2 中 LM10011 的电源电压来自输入总线。另一种选项是使用 PWM 控制器提供的、或系统中其它地方（如果有）提供的额定 3.3V 或 5V 偏置电压轨。无需在 DSP 和电流 DAC 之间使用电平转换器或胶合逻辑。

图 3 是有关 VID 接口及相关定时细节更加详细的说明。VCNTL[2:0] 可为每个 VID 代码承载两位数据。处于低或高电平的 VID 分别可用来选择较低及较高的数位，而处于高电平的 VIDS 也可锁存 VID 命令，从而可使用 40µs 时间常数初始化 IDAC_OUT 的电流变化。因此每次电压调整都要求从 DSP 到控制器的两次对头拼接的访问。第一次访问写入较低的三位，第二次访问写入较高的三位。

图 3：6 位模式 VID 通信定时图

使用 VID GUI 软件^[5]可记录启动时输出电压波形和跟随高、低 VID 转换的瞬态响应，如图 4 所示。输入电压为 5.3V。和预想的一样，输出电压转换发生在 VIDS 信号的上升沿。

图 4：a) 单调启动到预设值；b) 跟随 VID 转换 31 dec-50dec-31dec 的输出电压。

总结

本文中我们简单浅显地探讨了与 DSP 功率预算优化有关的种种挑战，介绍了一种通过 VID 接口来使用低成本模拟 POL 控制器的简单方法。文中包括主要的设计注意事项与电路实施。这种方法复杂性低，简单易用，适用于功率及 BOM 优化的应用，可充分满足其随时存在的上市时间及成本限制需求。简单、准确和低成本是重要的设计指标。

 该文章转自德州仪器在线技术支持社区，原文请点击：

http://www.deyisupport.com/blog/b/power_house/archive/2013/10/18/dsp-optimizing-dsp-power-budget-by-adjusting-regulator.aspx 

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。