JESD204B 系统设计中最重要的目标之一, 是在串行数据链路中实现优良的信号质量。信号质量由电路板电介质、信号路由的质量、信号路径中的任何连接器、以及发送 (TX) 和接收 (RX) 器件电路决定。在本篇帖子中，我将着重阐述电介质材料的影响以及与优化信号质量有关的 RX 和 TX 器件特性。

JESD204B 串行链路以非常高的位速率运作，目前最高可达 12.5 Gbps。在这些高数据速率条件下，标准的 FR4 型材料会引起信号较高频率分量的显著损失。损失量取决于所用的确切材料、链路数据速率和 TX/RX 链路的长度。

图 1 比较了典型 FR4 型材料 (Isola 370HR) 和面向高性能、射频 (RF) 之材料 (Panasonic Megtron 6) 的信号损失与频率的关系曲线。

图 1：印刷电路板 (PCB) 插入损耗

损耗较高的材料本身并不是一件坏事。但是我们必须对损耗有所了解，并将其作为系统和子系统设计的一部分制定计划。另外，当对设计（不仅限于串行数据链路）的模拟信号和时钟部分进行部署时，也应考虑这些损耗特性。在部署 PCB 材料选择和电路板叠层时，将必需评估整体系统的需求。也许可以根据需要采用全 FR4 型电路板，抑或是在选定或所有的电路层上使用高频电介质的电路板。我们来评述一下部分设计考虑因素。

对于串行数据链路，只要接收器输入端上的信号满足 JESD204B 接收器眼图波罩规范，那接收器件将以可接受的比特误码率正确运作。（见 JESD204B.01 标准文件的 4.4、4.5 和 4.6 节）。如果数据链路中的损失过多，导致信号中的高频成分减少，那么接收的眼图将开始关闭并使接收器眼图波罩 (eye-mask) 失灵。

图 2 是采用 ADC12J4000 评估模块 (EVM) 和 TSW14J56EVM 以及高速数据转换器专业版软件 (High Speed Data Converter Pro Software) 获得的开启式眼图示例。

图 2：ADC12J4000 连接至 TSW14J56EVM，两者均采用高性能材料、采样速率为 4 GSPS 并处于 4 倍压缩采样双倍数据速率 (DDR) P54 模式（数据速率为 10 Gbps）的模数转换器 (ADC)、和 4d 的默认预加重设置。

图 3 和图 4 示出了与开启式眼图示例中相同的基线设置，但在基线 EVM 之间连接了两块不同的扩展器电路板。增设这些扩展器旨在评估更长的链路及损耗更高的材料所产生的影响。图 3 是增设了一块采用 Rogers RO4350B（另一种高性能材料）的 16 英寸跟踪扩展器 (trace extender) 电路板时的情形。图 4 则为增设了一块采用损耗较高的 Isola 370HR FR4 型材料的 16 英寸扩展器电路板时的情形。

图 3：基线硬件和 16 英寸 RO4350B 扩展器电路板，处于 4 倍压缩采样 DDR P54 模式 (10 Gbps) 的 4 GSPS ADC，以及 4d 的默认预加重设置。

即使采用高性能材料，长的链路距离仍然会减弱高频信号分量并开始关闭信号眼图。

图 4：基线硬件和 16 英寸 370HR 扩展器电路板，处于 4 倍压缩采样 DDR P54 模式 (10 Gbps) 的 4 GSPS ADC，以及 4d 的默认预加重设置。

对于采用较低成本材料的长链路来说，眼图质量也将严重下降。

为了在接收器上恢复眼图质量，必须选择一种较低损耗的电路板电介质，或者在串行 TX/RX 上增添某种补偿。

许多 JESD204B TX/RX 器件（ADC、现场可编程门阵列 [FPGA] 和数模转换器 [DAC]）内置了信号质量补偿电路，以减轻高频信号损失的影响。ADC 将拥有预加重（增加高频成分）或去加重（减少低频成分）功能。在链路的接收侧，DAC 和 FPGA 可能包括均衡功能（调节不同的频率下的增益以优化均衡器输出眼图质量）。

采用 TX 预加重或去加重功能可使系统以可接受的接收性能运作，即便在使用成本较低的 FR4 型传输媒介，或链路距离长于正常水平时也不例外。在这些场合中，对加重功能进行调节，直到接收眼图符合规范（具有某种裕度，但没有过度的超调量）为止。

在采用相同扩展器的情况下，增加 ADC12J4000 TX 预加重设定值以在接收器上优化数据眼图。图 5 和图 6 示出了在优化了针对高性能和 FR4 型扩展器的预加重设置之后的眼图。为了对由于成本较低的材料所造成的额外损失进行补偿，有必要采用显著提高的预加重设定值。

图 5：基线硬件 (ADC12J4000EVM + TSW14J56EVM) 和 16 英寸 RO4350B 扩展器电路板，处于 4 倍压缩采样 DDR P54 模式 (10 Gbps) 的 4 GSPS ADC，以及 7d 的预加重设置。

图 6：基线硬件 (ADC12J4000EVM + TSW14J56EVM) 和 16 英寸 370HR 扩展器电路板，处于 4 倍压缩采样 DDR P54 模式 (10 Gbps) 的 4 GSPS ADC，以及 15d 的预加重设置。

正如我在前文中提到的那样，输入信号和时钟信号路径也会推动电路板材料和叠层的要求。即使加重或均衡功能允许链路在采用较低成本电路板材料时执行操作，仍然可能需要一些较高频率的电路层，以尽量抑制信号质量对于高频设计中的模拟或时钟信号的影响。当选择电路板电介质材料和部署电路板叠层时，必须考虑所有因素。一旦做出了这些选择，即可设计、构建和测试系统。在设计的测试和调试阶段中，可以调节 TX 预加重或去加重设置以及 RX 均衡设置，从而提供可靠的数据链路。

其他资源：

·  阅读其他有关采用 JESD204B 进行设计的博客。

·  了解 TI 的 JESD204B ADC、DAC、时钟和工具。

·  阅读我们的 JESD204B 白皮书。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。